潘文明至简设计法之FPGA时序约束视频

2017/07/26 作者：mdykj

223

阅读需 1 分钟

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

我们的目标：第一，按我们提供的步骤一个一个进行约束；第二，根据自己的使用情况，找到对应的场景后，挑出其所对应的时序约束；第三，根据提示的方法，得到参数，计算出最终结果。我们的优势：一个傻瓜式、但实用的时序约束“操作手册”。本系列视频，简单介绍了我们的“操作手册”，保证让你有意外的收获！另外，FPGA是实践课程，听一千遍，不如自己动手实践，练习才是最重要的内容。欢迎关注我们获取更多资料。

推荐器件

更多器件

器件型号	数量	器件厂商	器件描述	ECAD模型	参考价格	更多信息
EP4CE6E22C8N	1	Intel Corporation	Field Programmable Gate Array, 392 CLBs, 472.5MHz, 6272-Cell, PQFP144, 22 X 22 MM, 0.50 MM PITCH, LEAD FREE, EQFP-144	ECAD模型下载ECAD模型	$32.64	查看
10CL025YU256I7G	1	Intel Corporation	Field Programmable Gate Array, PBGA256, UBGA-256	ECAD模型下载ECAD模型	$224.62	查看
XC6SLX25T-3FGG484I	1	AMD Xilinx	Field Programmable Gate Array, 1879 CLBs, 862MHz, 24051-Cell, CMOS, PBGA484, 23 X 23 MM, 1 MM PITCH, LEAD FREE, FBGA-484		$592.68	查看