热点:

返回顶部
QQ咨询
官方微信
首页 > FPGA > Verilog HDL实践演示讲解教程
课程图片
Verilog HDL实践演示讲解教程
课程标签
课程分类
报名人数
396人已报名
免费
课程介绍

课程简介:

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。

Verilog HDL语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外,Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间从设计外部访问设计,包括模拟的具体控制和运行。

本视频利用实例开发,让初学者更真实的学习HDL语言在实例操作中是如何开展工作的。更好、更快的掌握Verilog HDL使用方法。

讲师介绍

zhang

长年从事ARM、嵌入式开发工作,深度研究;对当今先进技术、封装技术有着较深入的掌握。多次代表公司出席国际硬件设计开发会议。乐于分享自己的经验与心得。

课程目录
课程评分
评论
review.user.nick_name

评论
暂无评论~
问答
[最新 的回答] {{question.answer.body}}
时间:{{question.created_at}} 源自:{{question.lecture.title.title}} 收起回答 {{question.num_answers}} 回答
  • [{{answer.user.nick_name}} 的回答] {{answer.body}}
暂无任何问答,购买课程后方可提问~
老板pcb课程
1016
授课老师
zhang
猜你喜欢