moore8活动海报-一步到位——从设计到测试:助您高效完成高速数字电路的设计与实现

一步到位——从设计到测试:助您高效完成高速数字电路的设计与实现

2017/05/16 13:00 - 2017/05/16 17:00

上海市长荣桂冠酒店 2F 桂冠 2 厅

不限参加人数

活动已结束
moore8活动海报-一步到位——从设计到测试:助您高效完成高速数字电路的设计与实现

一步到位——从设计到测试:助您高效完成高速数字电路的设计与实现

2017/05/16 13:00 - 2017/05/16 17:00

上海市长荣桂冠酒店 2F 桂冠 2 厅

不限参加人数

活动已结束

活动介绍

moore8活动海报-一步到位——从设计到测试:助您高效完成高速数字电路的设计与实现

会议简介


尊敬的各位用户,


随着数字信号频率的不断增加,电子产品的小型化以及低耗电的需求,信号可容忍的误差范围越来越小,许多以往不需要考虑的效应,现在却可能是左右产品成败与否的关键。因此为了确保高速数据链路性能和系统级的可靠性,信号完整性(SI)和电源完整性(PI)分析至关重要。


是德科技的信号完整性(SI)和电源完整性(PI)工具利用时域和频域分析来快速解决高速数字设计的潜在问题。这些工具提供综合的原理图捕获、版图和数据分析环境,并具有多个仿真器(包括 IBIS-AMI 通道、瞬态、s 参数、物理层 EM等等),以确保您的设计符合最新标准。设计师可以使用先进设计系统(ADS)环境来进行通道仿真,使用 EMPro 软件进行复杂通道元器件模型的3D-EM 仿真,同时使用 SystemVue 软件建立 IBIS-AMI 模型,以进行快速通道仿真。


此外,Keysight(是德科技)长期以来一直积极参与 Jedec 相关 DDR 标准和规范制订,并根据标准和规范配合行业内进展及时开发推出自动化的一致性测试软件,推动产业界相关标准的实施。


本次研讨会将选取高速数字电路设计和测试中的典型应用进行分析和举例。助力您更高效的完成高速数字电路的设计和实现。



时间地点

时间:2017 年 5 月 16 日

地点:上海长荣桂冠酒店 2F 桂冠 2 厅

地址:上海市浦东新区祖冲之路 1136 号



活动日程


时间

题目

13:00-13:20

是德科技 EEsof EDA 软件简介

13:20-14:00

高速数字电路信号完整性和

电源完整性发展趋势

14:00-14:40

配备中继器的 PCIe Gen4

端到端系统级仿真

14:40-15:20

SPICE 模型在 ADS 中的应用

15:20-15:40

Tea Break

15:40-16:20

DDR4 设计仿真和测试验证

及 DDR5 展望

16:20-17:00

使用 SSN 引起的抖动模型进行基于统计方法的 DDR4 裕度精确估计

17:00

Survey & lucky draw



活动专题



专题1:高速数字电路信号完整性和电源完整性发展趋势

主讲人:杨建军 Keysight EDA 技术专家


随着技术的发展,从 8 K 高清显示到虚拟现实视频应用驱动高速数字数据传输的需求。数据中心以太网端口正在朝着 400 Gb/s,PCIe Gen 5 朝着连接器上 16 个数据通道,每通道 32 Gb/s 的方向演进。DDR5 的技术走向为 6.4 Gb/s 每 DQ 线,典型单个内存通道 64DQ 线,一个单一的 CPU 内存控制器管理 1 ~ 4 个通道。如此高的数据传输速率为电子工程师在设计的信号传输和电源网络时带来巨大的挑战。本文将综述高速数字接口设计计算、网络、数据存储和移动设备包括智能手机和汽车电子中的信号完整性和电源完整性工程师所面临的挑战,并将介绍 Keysight 克服这些挑战的仿真与测量技术,以及 ADS 2017 年版本中的新增功能。



专题2:配备中继器的 PCIe Gen4 端到端系统级仿真

主讲人:岳磊 Keysight EDA 高级应用支持工程师


高速串行链路设计方案空间随着数据速率的增加、信道拓扑的多样化以及有源组件的调整参数增加而变得越来越复杂。PCI-Express Gen-4 就是一个特别典型的应用示例,其设计方案空间是一个需要解决的棘手问题。本文旨在通过提供一个包括定义、执行和分析系统级仿真(包括 PCIe4 Root Complex、中继器和端点)的操作指南,帮助系统工程师了解这些设计挑战。



专题3:SPICE 模型在 ADS 中的应用

主讲人:张涛 Keysight EDA 资深应用支持工程师


在信号完整性设计中,很多芯片厂商提供芯片的 SPICE 模型,并提供基于 SPICE 电路的仿真流程。但是,SPICE 模型存在图形化界面不完善,与 S 参数及 IBIS AMI 模型差等局限,在实际使用中存在诸多问题。在这个主题中,keysight 工程师将介绍如何将厂商提供的 SPICE 模型用于 ADS 软件中,完成整个链路的信号完整性分析。



专题4:DDR4 设计仿真和测试验证及 DDR5 展望

主讲人:黄腾 Keysight 数字测试应用专家


动态随机存储器(DDR)作为数字电子系统中的核心部件广泛应用于今天各种终端系统如智能设备和传统的计算机及服务器等设备,以及核心和骨干网的大数据和云计算系统中.对容量和速度的追求的脚步依然在加快,当前 Jedec 及业内主要厂家已经推进到 DDR4 标准,最高速率达 3.2Gb/s 并正在制订 DDR5 规范,最高速率将达 6.4Gb/s 以上,从而给电子设计和测试工程师带来巨大的挑战。

本专题将介绍 Keysight(是德科技)作为电子测试测量行业提供最全面解决方案厂家,惟一提供针对高速 DDR4/5 从设计仿真到物理层电气信号测试及逻辑协议层验证的全面方案,并对未来 DDR5 标准的发展及走向作一前瞻。



专题5:使用 SSN 引起的抖动模型进行基于统计方法的 DDR4 裕度精确估计

主讲人:蒋修国 Keysight EDA 高级应用支持工程师


统计方法在设计系统中已经普遍使用,极低的 BER 需要随机抖动的准确预测,DDR4 就是一个示例。这种方法的局限性是,不能对由于 SSO / SSN 引起的电压噪声建模,因为统计方法中假定系统是时不变系统。在 Designcon2017 大会上,Keysight 提出了一种解决方案,从瞬态仿真计算得出的电压噪声中提取抖动模型,然后在统计分析中使用该模型来精确预测时序和电压裕度。文中提供了测量数据以验证该方法。



关于是德科技

是德科技(NYSE:KEYS)-原安捷伦电子测量事业部,是全球电子测量技术和市场的领导者,致力于推动无线通信、模块化和软件解决方案的持续创新,专注于为客户提供卓越的测量体验。是德科技提供的电子测量仪器、系统、软件及服务广泛应用于电子设备的设计、研发、制造、安装、部署和运营。如欲了解是德科技的详细信息,请访问 www.keysight.com。



222.jpg

活动标签