moore8
课程简介：
夏宇闻教授原创，初学者掌握verilog基本原理的法宝。
章节 1 : 硬件描述语言概述
章节 2 : top-down设计思想合并
章节 3 : verilog还是vhdl
章节 4 : verilog HDL用处
章节 5 : 如何避免冒险竞争
章节 6 : verilog中行为级和RTL级
章节 7 : verilog模块的编写和验证
章节 8 : modelsim和quartus的使用
章节 9 : verilog模块的基本构成要素
章节 10 : verilog模块中的信号
章节 11 : verilog中reg和wire的不同点
章节 12 : Verilog中阻塞与非阻塞
章节 13 : verilog中两种不同的赋值语句
章节 14 : FPGA中数字系统的构成
章节 15 : 时序逻辑设计要点
章节 16 : verilog模块的种类和用途
章节 17 : 为什么verilog能支持大型设计
章节 18 : RAM的verilog模块
与非官方服务号
与非官方微信二维码
电路设计技能微信二维码
