点赞
1
分享

复制链接

新浪微博

微信/QQ扫码

免费

课程章节

1

如何用quartus调取RAM

时长 09:59
2

顶层测试verilog模块

时长 08:39
3

数字逻辑的构成

时长 12:59
4

组合逻辑-八位数据通路控制器

时长 14:05
5

八位三态数据通路控制器

时长 09:53
6

静态随机存储器（SRAM）

时长 03:04
7

开关逻辑

时长 06:14
8

全局时钟王和平衡树结构

时长 04:48
9

避免冒险竞争和流水线

时长 06:50
10

为什么要设计有限状态机（1）

时长 18:52
11

为什么要设计有限状态机（2）

时长 26:07
12

verilog设计举例（1）

时长 20:55
13

verilog设计举例（2）

时长 11:46
14

verilog设计举例（3）

时长 18:55
15

verilog设计举例（4）

时长 38:06
16

fpga设计中不同抽象级hdl的模型

时长 07:38
17

时序逻辑设计要点

时长 13:26
18

fpga设计中顶层测试verilog模块

时长 02:13
19

fpga设计中不同抽象级hdl的模型

时长 07:38

初级

夏宇闻教授verilog视频教程（下）

2014/04/10 作者：至芯科技

21

1评论

阅读需 1 分钟

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

课程简介：

夏宇闻教授原创视频，初学者掌握verilog基本原理的法宝

推荐器件

更多器件

器件型号	数量	器件厂商	器件描述	数据手册	ECAD模型	风险等级	参考价格	更多信息
EP3C16F484C8N	1	Altera Corporation	Field Programmable Gate Array, 15408 CLBs, 472.5MHz, 15408-Cell, CMOS, PBGA484, 23 X 23 MM, 2.60 MM HEIGHT, 1 MM PITCH, LEAD FREE, FBGA-484		ECAD模型下载ECAD模型		$33.73	查看
5CEFA9F27I7N	1	Intel Corporation	Field Programmable Gate Array, 301000 CLBs, 622MHz, 301000-Cell, CMOS, PBGA672, 27 MM, ROHS COMPLIANT, FBGA-672		ECAD模型下载ECAD模型		$2903.48	查看
A3P125-VQ100I	1	Microchip Technology Inc	Field Programmable Gate Array, 3072 CLBs, 125000 Gates, 350MHz, CMOS, PQFP100				$15.73	查看

原创声明：本文为至芯科技原创内容，未经书面授权，不得以任何方式加以使用。转载合作

人工客服
（售后/吐槽/合作/交友）

相关推荐

手把手教你用Verilog在FPGA上实现CNN
IC_菌
1.9万
2022/08/22 课程
【FPGA专项篇-2】电赛精品课：软件使用与Verilog语法
小脚丫
1.8万
2021/06/18 课程
如何提高Verilog代码编写水平？
IC修真院
1872
03/08 09:50 资讯
【特权同学Verilog边码边学】数字图像处理视频教程系列4：图像的形态学处理
Moore8摩尔吧
1976
2021/02/08 课程
标准单元的verilog描述之组合逻辑
志芯
3416
2023/02/27 资讯
ChatGPT轻松写Verilog，芯片工程师慌了？
IC修真院
9106
2023/02/10 资讯
标准单元的verilog描述之触发器
志芯
3434
2023/01/21 资讯

电子产业图谱

TA的热门作品