FPGA常见IP（FIFO，ddr3，qdrII +，aurora）的使用及设计技巧

2014/05/01 作者：水

2评论

阅读需 1 分钟

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

课程简介：

本课程针对FPGA中常用IP核，如FIFO，ddr3 controller，qdrII+ controller，aurora，RapidIO Gen2等在使用设计过程中遇到的问题和技巧进行归纳总结。内容包括：Verilog Coding过程常见的错误；ISE中将代码封装成IP核的方法；Standard FIFO和FWFT FIFO的应用比较；设计DDR3 SDRAM 控制器和QDRII+ SRAM控制器的注意事项；Aurora协议的关键技术；RapidIO Gen2 IP核开发例程。

注：成功购买该课程后，可以在课程学习页面免费下载《基于FPGA的数字信号处理(第2版)》电子书（第一小节）

基于fpga的数字信号处理(第2版).rar

描述：基于fpga的数字信号处理(第2版).rar

推荐器件

更多器件

器件型号	数量	器件厂商	器件描述	ECAD模型	参考价格	更多信息
10M08SAE144I7G	1	Altera Corporation	Field Programmable Gate Array, PQFP144, 22 X 22 MM, 0.50 MM PITCH, ROHS COMPLIANT, PLASTIC, EQFP-144	ECAD模型下载ECAD模型	$29.04	查看
5M2210ZF256I5N	1	Altera Corporation	Flash PLD, 11.2ns, 1700-Cell, CMOS, PBGA256, 17 X 17 MM, 1 MM PITCH, LEAD FREE, FBGA-256	ECAD模型下载ECAD模型	$25.9	查看
LFE3-17EA-6FN484I	1	Lattice Semiconductor Corporation	Field Programmable Gate Array, 375MHz, 17000-Cell, PBGA484, 23 X 23 MM, LEAD FREE, FPBGA-484	ECAD模型下载ECAD模型	$35.32	查看