热点:

首页 > 竞赛设计 > RTL-to-Gate synthesis with Design Compiler PrimeTime SI STA analysis
moore8直播结束图标 moore8课程图片

RTL-to-Gate synthesis with Design Compiler PrimeTime SI STA analysis

开课时间
2019/07/19 14:00
课程分类
报名人数
252人已报名
免费
课程介绍

课程内容:

第一节:RTL到门级网表的实现,逻辑综合流程相关介绍

第二节:STA分析以及时序分析中的crosstalk、noise、POCV相关的分析方法


课时安排:

  • Design Compiler

  • RTL到门级网表的设计实现概念介绍

  • 逻辑综合的基本流程

  • 有助于提升网表QoR的命令操作

  • Design Compiler NXT 全新一代的逻辑综合工具介绍

  • PrimeTime SI (PT SI):

  • STA分析PT基本流程

  • PT SI 的分析方法

  • PT ECO相关的advanced feature介绍


工具列表:

  • Design Compiler Graphical

  • PrimeTime SI


讲师介绍:

Gogo Min.jpgGogo Min

东南大学ASIC工程中心研究生毕业,曾参与海思麒麟芯片的设计开发,负责综合实现、STA相关工作。现任职于Synopsys,负责DC, Formality, PT相关工具的技术支持。




欢迎加入摩尔吧直播交流群:569798143  摩尔吧直播交流4群

讲师介绍

中国研究生创“芯”大赛秘书处

中国研究生创“芯”大赛秘书处

课程评分
评论
评论
暂无评论~
问答
moore8讲师头像 /200 提问
[最新 的回答] {{question.answer.body}}
时间:{{question.created_at}} 源自:{{question.lecture.title.title}} 收起回答 {{question.num_answers}} 回答
  • [{{answer.user.nick_name}} 的回答] {{answer.body}}
回答
当前还没有提问哦~
附件
moore8罗姆
moore8电源课
猜你喜欢