轻松学会FPGA时序约束_教程视频- 与非网

1

FPGA时序原理

时长 23:34
2

分析时序

时长 19:08
3

时序约束步骤

时长 14:57
4

如何生成时序约束

时长 15:20
5

input delay约束

时长 32:41
6

output delay约束

时长 12:46
7

时序例外约束

时长 10:57
8

时序约束总结

时长 04:28
9

时序约束_timequest的使用

时长 10:19
10

时序约束_减少亚稳态危害的方法

时长 13:35
11

时序约束_随路时钟

时长 10:33
12

时序约束_亚稳态的原因和危害

时长 09:25
13

时序约束课程_时序练习1说明

时长 02:26
14

时序约束课程_时序练习1思路

时长 11:01
15

时序约束课程_时序练习2说明

时长 05:31
16

时序约束课程_时序练习2思路

时长 05:31
17

时序约束课程_时序练习3说明

时长 01:03
18

时序约束课程_时序练习3思路

时长 06:23
19

时序约束课程_时序练习4说明

时长 03:01
20

时序约束课程_时序练习4思路

时长 03:33
21

时序约束课程_时序练习5说明和思路

时长 02:51
22

时序约束课程_时序练习6说明

时长 04:36
23

时序约束课程_时序练习6思路

时长 04:32
24

时序约束课程_时序练习7说明和思路

时长 03:58
25

时序约束课程_时序练习8说明和思路

时长 04:10
26

为什么要进行流水线

时长 09:06
27

流水线之3个乘法器实现练习说明

时长 03:20
28

流水线之3个乘法器实现练习答案

时长 02:10
29

流水线之优化3个乘法器电路结构练习说明

时长 01:34
30

流水线之优化3个乘法器电路结构练习答案

时长 05:13
31

流水线之至多1个乘法器延时的流水线练习说明

时长 01:53
32

流水线之至多1个乘法器延时的流水线练习答案

时长 04:54
33

时序路径原理

时长 34:26
34

时序约束培训01

时长 01:02:13
35

时序约束培训02_VIVADO

时长 01:07:38
36

时序约束培训03_时钟和输入延时

时长 01:33:34
37

时序约束培训04_输出延时和时序例外

时长 01:48:32
38

时序约束培训05_时序报表解读

时长 01:29:26
39

时序约束培训06_时序报表解读2和sdram案例

时长 01:08:11
40

时序约束培训07_随路时钟方法

时长 01:06:09

器件型号	数量	器件厂商	器件描述	ECAD模型	参考价格	更多信息
EPM1270T144C5N	1	Intel Corporation	Flash PLD, 10ns, 980-Cell, CMOS, PQFP144, 22 X 22 MM, 0.50 MM PITCH, LEAD FREE, TQFP-144	ECAD模型下载ECAD模型	$79	查看
EPM2210F256A5	1	Altera Corporation	Flash PLD, 11.2ns, 1700-Cell, CMOS, PBGA256,		暂无数据	查看
XC6SLX9-2CPG196I	1	AMD Xilinx	Field Programmable Gate Array, 715 CLBs, 667MHz, 9152-Cell, CMOS, PBGA196, 8 X 8 MM, 0.50 MM PITCH, LEAD FREE, BGA-196		$50.98	查看

器件型号

数量

器件厂商

器件描述

数据手册

ECAD模型

风险等级

参考价格

更多信息

EPM1270T144C5N

Intel Corporation

Flash PLD, 10ns, 980-Cell, CMOS, PQFP144, 22 X 22 MM, 0.50 MM PITCH, LEAD FREE, TQFP-144